PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-276116

(43)Date of publication of application: 30:09.1994

(51)Int.CI. H04B 1/26 H04B 1/16

(21)Application number: 05-060350 (71)Applicant: PIONEER ELECTRON CORP

(22)Date of filing: 19.03.1993 (72)Inventor: KATO HIDENOBU


KAMIJO HIROYUKI

(54) AGC CIRCUIT

(57)Abstract:

PURPOSE: To maintain a constant AGC starting level without regard to inter—channel level deviation which is generated by the characteristic of transistor element, inter—level connection, etc., by setting the AGC starting level to each channel.

CONSTITUTION: An RF signal generator 6 is connected to a terminal 1t to provide all the channels with the RF signal of a prescribed level corresponding to the AGC starting level which is desired to set. When the channel number to be set is inputted from an input part 58, CPU 56 makes a tuner circuit 1 tune-operate, decides a control digital VCNTD so as to set an AGC detection signal VDETA outputted from an AGC detecting circuit 51 to be a prescribed value and stores VCNTD in a memory 57 as AGC starting level setting data. After setting the AGC starting level is finished in all the necessary channels, a signal from a center station is inputted to a terminal it. Then, AGC starting level data corresponding to a tuned channel is read from the memory 57 to control the AGC starting level to be constant.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office



Japanese Publication of Unexamined Patent Application No. 276116/1994 (Tokukaihei 6-276116)

A. Relevance of the Above-Identified Document

This document has relevance to <u>claims 1, 2, 6, 7, 8, 9, 10, 12, 13, and 14</u> of the present application.

B. <u>Translation of the Relevant Passages of the Document</u>

[PRIOR ART]

. . .

[0010]

When the level of the AGC detection signal which appears at this time is a voltage Va as shown in Figure 3, which is greater than the threshold level Vth, the level of the AGC detection signal in a case where an actual RF signal having fluctuating input levels is supplied to the terminal 1t has a property shown by a broken line V_{DETa} , which is a line drawn by shifting the solid line V_{DET} , showing the level property of the correct AGC detection signal, to the positive direction of the voltage level V. According to the AGC detection signal having the property of the broken line V_{DETa} , since its level is greater than

THIS PAGE BLANK (USPTO)

Page 2

the solid line V_{DET} , smaller RF signal input level supplied to the terminal 1t can reach the threshold level Vth. With this structure, the RF signal input level where the AGC operation is started moves from E0 to Ea, and the level of the RF·AGC signal also rises as shown by a broken line V_{RFa} , faster than the ideal property shown by the solid line V_{RF} . The broken line V_{RFa} takes the form just like the solid line V_{RF} being shifted to the negative direction of the RF signal input level E.


[PROBLEMS TO BE SOLVED BY THE INVENTION]

The present invention has been devised in view of the above-mentioned problems, and its object is to provide an AGC circuit having a constant AGC start level regardless of an inter-channel level deviation caused due to a property of an element such as a transistor, etc. and interstage connection, etc. in a receiver.

[0016]

[MEANS TO SOLVE THE PROBLEMS]

An AGC circuit in accordance with the present invention, which is an AGC circuit for controlling a gain of a receiver having a tuner for amplifying a high frequency signal and converting it to an



Page 3

intermediate frequency signal and an intermediate frequency amplification circuit for amplifying the intermediate frequency signal supplied from the tuner, is characterized by including:

receiving level signal generation means for outputting a receiving level signal having a level in accordance with an input level of the high frequency signal; and

gain control means for changing gain(s) of the tuner and/or the intermediate frequency amplification circuit based on the level of the receiving level signal,

wherein the gain control means sets a level of the receiving level signal when the high frequency signal of a predetermined input level is inputted, at a predetermined direct current level for each channel.

[0017]

Besides, the AGC circuit in accordance with the present invention, which is an AGC circuit for controlling a gain of a receiver having a tuner for amplifying a high frequency signal and converting it to an intermediate frequency signal and an intermediate frequency amplification circuit for amplifying the intermediate frequency signal supplied

THIS PAGE BLANK (USPTO)

from the tuner, is characterized by including:

receiving level signal generation means for outputting a receiving level signal having a level in accordance with an input level of the high frequency signal; and

gain control means for changing gain(s) of the tuner and/or the intermediate frequency amplification circuit based on the level of the receiving level signal,

the gain control means including storage means for storing control data corresponding to a difference between the level of the receiving level signal and the predetermined direct current level when the high frequency signal of the predetermined input level is inputted, for each predetermined channel,

wherein the AGC circuit reads out the predetermined channel and the control data from the storage means in response to direction for channel selection directed together with a specified channel;

selects the read out predetermined channel in the tuner, changes a direct current level of the receiving level signal in accordance with the read out control data, and holds a level of the receiving level signal at this point of time; and

HIS PAGE BLANK (USPTO)

Page 5

selects the specified channel in the tuner, and controls the direct current level of the receiving level signal so as to coincide a level of the receiving level signal at this point of time with the level of the receiving level signal held when selecting the predetermined channel.

. . .

[EMBODIMENTS]

. . .

[0024]

. . .

Here, a base input voltage $\boldsymbol{V}_{\text{DETA}}$ of the amplification transistor Q3 carries the AGC detection signal as explained in the foregoing prior art, and threshold level Vth is determined by the IF AGC amplification transistor Q3 and its peripheral circuit. Further, a variable voltage circuit controls a direct current level of the AGC detection and supplies a direct current corresponding to a control signal V_{CNTA} from the D/A converter 54 to the AGC detection signal.

. . .

[EFFECTS OF THE PRESENT INVENTION]

. . .

The AGC circuit in accordance with the present


THIS PAGE BLANK (USPTO)

by means of gain control invention, means changing gain(s) of the tuner and/or the intermediate frequency amplification circuit based on a receiving level signal showing an input level of a supplied high frequency signal, control stores corresponding to a difference between the level of the receiving level signal and the predetermined direct current level when the high frequency signal of the predetermined input level is inputted, for each predetermined channel;

reads out the stored predetermined channel and control data in response to direction for channel selection directed together with a specified channel;

selects the read out predetermined channel in the tuner, changes a direct current level of the receiving level signal in accordance with the read out control data, and holds a level of the receiving level signal at this point of time; and

selects the specified channel in the tuner, and changes the direct current level of the receiving level signal so as to coincide a level of the receiving level signal at this point of time with the level of the receiving level signal held when selecting the predetermined channel.



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-276116

(43)公開日 平成6年(1994)9月30日

(51)Int.Cl.5

識別記号

庁内整理番号

FΙ

技術表示箇所

H 0 4 B 1/26 1/16

H

R 2116-5K

審査請求 未請求 請求項の数5 OL (全 18 頁)

(21)出願番号

(22)出願日

特顯平5-60350

平成5年(1993)3月19日

(71)出願人 000005016

パイオニア株式会社

東京都目黒区目黒1丁目4番1号

(72)発明者 加藤 秀伸

東京都大田区大森西 4 丁目15番 5 号パイオ

ニア株式会社大森工場内

(72)発明者 上條 博之

東京都大田区大森西 4 丁目15番 5 号パイオ

ニア株式会社大森工場内

(74)代理人 弁理士 藤村 元彦


(54) 【発明の名称】 AGC回路

(57)【要約】

【目的】 受信機内におけるトランジスタ等の素子の特性や段間結合等によって生じるチャンネル間レベル偏差に拘らず、常に一定なAGC開始レベルを維持する。

【構成】 高周波信号を増幅してこれを中間周波信号に変換するチューナー1と、この中間周波信号を増幅する中間周波増幅回路2とを有する受信機のAGC回路であって、高周波信号の入力レベルに応じたレベルを有する受信レベル信号を出力する受信レベル信号生成手段51と、受信レベル信号のレベルに基づいてチューナー及び/または中間周波増幅回路の利得を変化せしめる利得制御手段52A,53とを有し、前記利得制御手段は、所定入力レベルの高周波信号が入力された場合における受信レベル信号のレベルをチャンネル毎に所定直流レベルに設定する。

【効果】 多チャンネル信号を受信するCATVシステム等の受像機に極めて好適となる。



【特許請求の範囲】

【請求項1】 高周波信号を増幅してこれを中間周波信号に変換するチューナーと、前記チューナーより出力される中間周波信号を増幅する中間周波増幅回路とを有する受信機の利得を制御するAGC回路であって、

前記高周波信号の入力レベルに応じたレベルを有する受信レベル信号を出力する受信レベル信号生成手段と、前記受信レベル信号のレベルに基づいて前記チューナー及び/または前記中間周波増幅回路の利得を変化せしめる利得制御手段とを有し、前記利得制御手段は、所定入力レベルの前記高周波信号が入力された場合における前記受信レベル信号のレベルをチャンネル毎に所定直流レベルに設定することを特徴とするAGC回路。

【請求項2】 前記利得制御手段は、所定入力レベルの前記高周波信号が入力された場合における前記受信レベル信号のレベルと前記所定直流レベルとの差に応じた制御データをチャンネル毎に記憶する記憶手段と、前記記憶手段から前記チューナーにおいて選局されたチャンネルに対応する前記制御データを読み出しこの読み出した制御データに応じて前記受信レベル信号の直流レベルを変化させるレベル調整手段とを有することを特徴とする請求項1記載のAGC回路。

【請求項3】 高周波信号を増幅してこれを中間周波信号に変換するチューナーと、前記チューナーより出力される中間周波信号を増幅する中間周波増幅回路とを有する受信機の利得を制御するAGC回路であって、

前記高周波信号の入力レベルに応じたレベルを有する受 信レベル信号を出力する受信レベル信号生成手段と、前 記受信レベル信号のレベルに基づいて前記チューナー及 び/または前記中間周波増幅回路の利得を変化せしめる 利得制御手段とを有し、前記利得制御手段は、所定入力 レベルの前記高周波信号が入力された場合における前記 受信レベル信号のレベルと前記所定直流レベルとの差に 応じた制御データを1の所定チャンネルにつき記憶する 記憶手段を含み、指定チャンネルとともに発せられた選 局指令に応答して前記記憶手段から前記所定チャンネル 及び前記制御データを読み出し前記チューナーにおいて この読み出した所定チャンネルを選局しかつその読み出 した制御データに応じて前記受信レベル信号の直流レベ ルを変化させこのときの前記受信レベル信号のレベルを 保持した後前記チューナーにおいて前記指定チャンネル を選局しこのときの前記受信レベル信号のレベルを前記 所定チャンネルの選局時において保持した前記受信レベ ル信号のレベルと一致させるべく前記受信レベル信号の 直流レベルを変化させることを特徴とするAGC回路。

【請求項4】 前記利得制御手段は、前記所定チャンネルの選局時において保持した前記受信レベル信号のレベルと前記指定チャンネルの選局時における前記受信レベル信号のレベルとの差に応じた制御データをチャンネル毎に記憶する記憶手段と、この記憶手段から前記チュー

ナーにおいて選局されたチャンネルに対応する前記制御データを読み出しこの読み出した制御データに応じて前記受信レベル信号の直流レベルを変化させるレベル調整手段とを有することを特徴とする請求項3記載のAGC回路。

【請求項5】 前記所定入力レベルは、AGC開始レベルであり、前記所定直流レベルは、AGC開始レベルを決定するスレッショルドレベルであることを特徴とする請求項1,2,3,または4記載のAGC回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、AGC(Automatic Gain Contorol)回路に関し、特に複数のチャンネル信号を受信する受信機のAGC回路に関する。

[0002]

【従来の技術】AGC回路は、受信電波または入力信号の強弱に応じて例えば受像機の利得を制御し常に一定の映像検波出力を得て、コントラスト等の変動を少なくする働きをするものである。かかるAGC回路の一般的な構成が図1に示される。

【0003】図1において、チューナー回路1は、CA TV (Cable TeleVision) システムのセンター局からケ ーブルを介して端子1 t に供給される髙周波のテレビ信 号(以下、RF信号と称する)を増幅する高周波増幅回 路10と、所定周波数信号を発生する局部発振回路11 と、増幅されたRF信号に所定周波数信号を混合して中 間周波信号に変換する混合回路12とからなる。チュー ナー回路1によって得られた中間周波信号は、中間周波 増幅回路2に供給される。中間周波増幅回路2は、供給 30 された中間周波信号を増幅するとともに、音声中間周波 信号を取り出し、増幅した映像中間周波信号を映像検波 回路3に供給する。映像検波回路3は、供給された映像 中間周波信号から合成映像信号を取り出し、映像増幅回 路4に供給する。映像増幅回路4は、供給された合成映 像信号のうち、輝度信号を増幅して図示せぬカラー受像 管のカソードに加えるとともに、搬送色信号を図示せぬ 色再生回路に、同期信号を図示せぬ同期回路に送り込 む。なお、端子1tには、センター局からのケーブルを 通じたテレビ信号の他に、アンテナにより受信されたテ レビ信号を供給することもできる。

【0004】AGC回路5は、例えば映像増幅回路4に供給される合成映像信号の一段目増幅出力に基づき端子1tにおけるRF信号の入力レベルに応じたレベルを有するAGC検波信号を出力するAGC検波回路51と、このAGC検波信号を直流増幅して中間周波増幅回路2へのAGC信号(以下、IF・AGC信号と呼ぶ)を出力するIF・AGC増幅回路52と、このIF・AGC増幅回路52の出力に基づいてチューナ回路1における高周波増幅回路10へのAGC信号(以下、RF・AGC信号と呼ぶ)を出力するRF・AGC増幅回路53と

に供給する。

からなる。このAGC回路5によって得られた各AGC信号に応じて、高周波増幅回路10及び中間周波増幅回路2の利得が制御される。

【0005】このような構成を有するAGC回路におい ては、基本的には、端子1tにおけるRF信号の入力レ ベルが大きくなると、AGC検波回路51の出力AGC 検波信号もレベルが大となり、これに応じてIF・AG C増幅回路52及びRF・AGC増幅回路53は、中間 周波増幅回路2及び髙周波増幅回路10の利得を下げる べくIF・AGC信号及びRF・AGC信号のレベルを 変化させ、また、端子1 t におけるRF信号の入力レベ ルが小さくなると、AGC検波回路51の出力AGC検 波信号もレベルが小となり、これに応じてIF・AGC 増幅回路52及びRF・AGC増幅回路53は、中間周 波増幅回路2及び高周波増幅回路10の利得を上げるべ くIF・AGC信号及びRF・AGC信号のレベルを変 化させる。これにより、端子1 t におけるRF信号の入 カレベルが変化しても常に安定した映像信号及び音声信 号が得られるのである。

【0006】ところで、いわゆる遅延型AGCシステムにおいては、各AGC信号のレベルを、端子1tにおけるRF信号の入力レベルEに対し、大略図2の如く変化させる。図2において、実線VRFは、RF・AGC信号のレベルすなわち電圧Vの特性を示しており、実線VIFは、IF・AGC信号のレベルすなわち電圧Vの特性を示している。これら特性より、各AGC信号は、所定のRF信号入力レベルE0までは基準電圧値のまま変化せず、所定のRF信号入力レベルE0を越えるとその入力レベルに略比例して変化することが分かる。

【0007】このように各AGC信号のレベルを変化さ せるには、端子1tにおけるRF信号の入力レベルに応 じたレベルを有するAGC検波信号に基づいてなされ る。すなわち図2に実線VDET で示される如きそのAG C検波信号のレベルすなわち電圧Vは、RF信号入力レ ベルEに略比例するとともに、IF・AGC増幅回路5 2が有するかかるAGC検波信号のレベルVDET に対す るスレッショルドレベルVthによって端子1 t における RF信号の入力レベルが所定のRF信号入力レベルE0 より小さいか否か(或いは大きいか否か)が検知され る。AGC検波信号レベルVDET がスレッショルドレベ ルVthより小さい(または以下の)場合は出力すべき各 AGC信号のレベルVRF、VIFを一定に保ち、AGC検 波信号レベルVDET がスレッショルドレベル以上の(ま たはスレッショルドレベルを越えた) 場合は出力すべき 各AGC信号のレベルVRF, VIFをそのAGC検波信号 のレベルVDET に略比例して変化させるのである。かか るスレッショルドレベルVthは、IF・AGC増幅回路 52の設計時において決定されるものである。

【0008】また、図2には端子1 t におけるRF信号の入力レベルEに対する本受像機の利得Gが実線Gsum

によって示されており、上記2つのAGC信号による制御によって、所定のRF信号入力レベルE0を越えるとAGC動作が開始されて利得が減少することが分かる。これは、所定のRF信号入力レベルE0までの比較的弱い信号の入力のときは受像機を最大感度で働かせて、SN比の良い画像を得るとともに、所定のRF信号入力レベルE0以上の比較的強い信号の入力のときは受像機の利得を抑え、混変調歪が生じないようにするためである。

【0009】この図2の特性を満足すべく、図1におけるAGC回路5が構成される訳であるが、AGC動作が開始するRF信号入力レベルE0を当該回路に設定するのに、次のような調整操作が行われていた。先ず、チューナー回路1によってある特定のチャンネルを選局する。次にセンター局とを繋ぐケーブルに代えて、RF信号発生器6の出力端を端子1tに接続する。RF信号発生器6は、かかるCATVシステムにおけるセンター局から供給されるテレビ信号と同様の形態のRF信号を発生するものであり、本受像機の外部機器として存在する。そしてこのRF信号発生器6は、AGC動作を開始させたいレベルすなわち上記所定のRF信号入力レベルE0に相当するレベルのRF信号を高周波増幅回路10

【0010】このとき現れるAGC検波信号のレベルが 図3の如くスレッショルドレベルVthよりも大きく電圧 Va であると、端子1tへ入力レベルの変動する実際の RF信号が供給された場合におけるAGC検波信号のレ ベルは、正しいAGC検波信号のレベル特性を示す実線 VDET を当該電圧レベルVの正方向にシフトした破線V DETaの如き特性となる。この破線VDETaの特性を有する AGC検波信号によれば、そのレベルは実線VDET より も高めであるので、端子1 t におけるRF信号入力レベ ルの小さいうちからスレッショルドレベルVthに達する こととなる。これにより、AGC動作が開始されるRF 信号入力レベルはEO からEa に変移し、そしてRF・ AGC信号のレベルも破線VRFa の如く実線VRFが示す 理想とする特性よりも早く立ち上がる。これは丁度その 実線 V_{RF} をRF信号入力レベルEの負方向にシフトした 形となる。

IOO11】一方、現れるAGC検波信号のレベルが図 3の如くスレッショルドレベルVthよりも小さく電圧V bであると、端子1tへ入力レベルの変動する実際のR F信号が供給された場合にはAGC検波信号のレベル は、正しいAGC検波信号のレベル特性を示す実線V DETを当該電圧レベルVの負方向にシフトした破線V DETbの如き特性となる。この破線VDETbの特性を有する AGC検波信号によれば、そのレベルは実線VDETより も低めであるので、端子1tにおけるRF信号入力レベ ルが相当大きくなって初めてスレッショルドレベルVth に達することとなる。これにより、AGC動作が開始さ れるRF信号入力レベルはE0 からEb に変移し、そしてRF・AGC信号のレベルも破線 V_{RFb} の如く実線 V_{RF} が示す理想とする特性よりも遅く立ち上がる。これは丁度その実線 V_{RF} をRF信号入力レベルEの正方向にシフトした形となる。

【0012】なお、IF・AGC信号についても同様の ことが言える。このように、特定チャンネル選局時に所 定入力レベルのRF信号がチューナー回路1に供給され た場合におけるAGC検波信号のレベルによってAGC 信号の立ち上がりが決定されるので、この場合において 現れるAGC検波信号のレベルがスレッショルドレベル Vthよりも大きいにしろ小さいにしろ当該スレッショル ドレベルVthにするよう IF・AGC増幅回路 52内に おいてAGC検波信号のレベルを調整し設定する。この 設定により、端子1tへ入力レベルの変動する実際のR F信号が供給された場合におけるAGC検波信号は、実 線 V_DET の如き特性となり、そして $\mathsf{RF} \cdot \mathsf{AGC}$ 信号も 実線VRFの如き特性となる。設定後はセンター局からの ケーブルを端子1tに接続し、この特定チャンネル選局 時に設定したAGC検波信号レベルに基づいて他のチャ ンネル選局時においてもAGC動作がなされることとな る。

【0013】しかしながら、上記AGC回路において は、AGC動作を開始させたい所定のRF信号入力レベ ルEO が、特定のチャンネルでのみ設定されるので、他 のチャンネルでは、受信機内におけるトランジスタ等の 素子の特性や段間結合等によって生じるチャンネル間レ ベル偏差により、そのAGC特性が変動してしまう。-般に、受信周波数の高いチャンネルでは、トランジスタ 等の素子の特性や段間結合等によりチューナー回路1自 体の利得が減少する。これに従い、映像増幅回路4に供 給される合成映像信号のレベルも小さくなるので、AG C検波回路51の出力AGC検波信号も図4に示される 如く、理想特性たる実線 ${
m V}_{
m DET}$ を下回る破線 ${
m V}_{
m DET1}$ のよ うな特性となる。これにより、AGC動作の開始するR F信号入力レベル(以下、AGC開始レベルと称する) は、同図に示されるように、それよりも低い受信周波数 のチャンネルにおいて設定したレベルEO からレベルE 1 へと変移し、RF・AGC信号はVRFの如き特性とな る。よって、チューナー回路1の利得も受信周波数の低 いチャンネル時のGO から受信周波数の高いチャンネル 時のG1 へと変化し、結局、図の斜線部分に相当する分 だけチューナー回路1の入力レベルが上昇することとな り、受信周波数の高いチャンネルでは、チューナー回路 1における歪が多発してしまう、という問題が起こる。 【0014】特に、CATVシステムにおいては、セン ター局から広帯域の多チャンネル信号が伝送されてお り、この広帯域多チャンネル信号を受信する広帯域受信 機では、このような問題が顕著である。例えば、受信周 波数の最も低いチャンネルでAGC開始レベルを設定す

ると、それよりも数段高い受信周波数のチャンネルでは、受信周波数の高い分だけ上述の如くチューナー回路 1の入力レベルが上昇するので、きわめて大きな歪が発生することとなる。すなわち、AGC開始レベルを設定したチャンネルの受信周波数と当該選局チャンネルの受信周波数との格差が大きい程、チャンネル相互のAGC特性が異なってくるのである。

[0015]

【発明が解決しようとする課題】本発明は、上述した点に鑑みてなされたものであり、その目的とするところは、受信機内におけるトランジスタ等の素子の特性や段間結合等によって生じるチャンネル間レベル偏差に拘らず、常に一定なAGC開始レベルを有するAGC回路を提供することにある。

[0016]

【課題を解決するための手段】本発明によるAGC回路は、高周波信号を増幅してこれを中間周波信号に変換するチューナーと、前記チューナーより出力される中間周波信号を増幅する中間周波増幅回路とを有する受信機の利得を制御するAGC回路であって、前記高周波信号の入力レベルに応じたレベルを有する受信レベル信号を出力する受信レベル信号生成手段と、前記受信レベル信号のレベルに基づいて前記チューナー及び/または前記中間周波増幅回路の利得を変化せしめる利得制御手段とを有し、前記利得制御手段は、所定入力レベルの前記高周波信号が入力された場合における前記受信レベル信号のレベルをチャンネル毎に所定直流レベルに設定することを特徴としている。

【0017】また、本発明によるAGC回路は、高周波 信号を増幅してこれを中間周波信号に変換するチューナ ーと、前記チューナーより出力される中間周波信号を増 幅する中間周波増幅回路とを有する受信機の利得を制御 するAGC回路であって、前記高周波信号の入力レベル に応じたレベルを有する受信レベル信号を出力する受信 レベル信号生成手段と、前記受信レベル信号のレベルに 基づいて前記チューナー及び/または前記中間周波増幅 回路の利得を変化せしめる利得制御手段とを有し、前記 利得制御手段は、所定入力レベルの前記髙周波信号が入 力された場合における前記受信レベル信号のレベルと前 記所定直流レベルとの差に応じた制御データを1の所定 チャンネルにつき記憶する記憶手段を含み、指定チャン ネルとともに発せられた選局指令に応答して前記記憶手 段から前記所定チャンネル及び前記制御データを読み出 し前記チューナーにおいてこの読み出した所定チャンネ ルを選局しかつその読み出した制御データに応じて前記 受信レベル信号の直流レベルを変化させこのときの前記 受信レベル信号のレベルを保持した後前記チューナーに おいて前記指定チャンネルを選局しこのときの前記受信 レベル信号のレベルを前記所定チャンネルの選局時にお 50 いて保持した前記受信レベル信号のレベルと一致させる

べく前記受信レベル信号の直流レベルを変化させること を特徴としている。

[0.018]

【作用】本発明によるAGC回路は、供給される高周波信号の入力レベルを示す受信レベル信号に基づいてチューナー及び/または中間周波増幅回路の利得を変化せしめる利得制御手段によって、所定入力レベルの高周波信号が入力された場合における受信レベル信号のレベルをチャンネル毎に所定直流レベルに設定する。

【0019】本発明によるAGC回路は、供給される高 周波信号の入力レベルを示す受信レベル信号に基づいて チューナー及び/または中間周波増幅回路の利得を変化 せしめる利得制御手段によって、所定入力レベルの前記 高周波信号が入力された場合における受信レベル信号の レベルと所定直流レベルとの差に応じた制御データを1 の所定チャンネルにつき記憶しておき、指定チャンネル とともに発せられた選局指令に応答してその記憶してお いた所定チャンネル及び制御データを読み出しチューナ ーにおいてこの読み出した所定チャンネルを選局しかつ その読み出した制御データに応じて受信レベル信号の直 流レベルを変化させこのときの受信レベル信号のレベル を保持した後チューナーにおいて指定チャンネルを選局 しこのときの受信レベル信号のレベルを所定チャンネル の選局時において保持した受信レベル信号のレベルとー 致させるべく受信レベル信号の直流レベルを変化させ る。

[0020]

【実施例】以下、本発明を図面を参照して詳細に説明す る。図5は、本発明による一実施例のAGC回路の構成 を示す受像機のブロック図であり、図1と同等な部分に は同一の符号が付されている。図5において、IF・A GC増幅回路52Aは、図1と異なりD/Aコンバータ 54から供給される信号によりAGC開始レベルを調整 可能とする構成となっている。IF・AGC増幅回路5 2 Aはまた、中間周波増幅回路 2 に供給するための I F ・AGC信号に応じた信号をA/Dコンバータ55に供 給する構成となっている。D/Aコンバータ54の入力 ディジタル信号は、CPU56より転送されるものであ り、A/Dコンバータ55の出力ディジタル信号は、C PU56に転送される。CPU56は、後述するAGC 開始レベル設定データを記憶するためのメモリ57及び ユーザの指令を受け付けるための入力部58を擁し、ま た、選局動作を制御するための制御信号をチューナー回 路1ヘインターフェィス回路59を介して供給する。

【0021】また、図6は、この回路の要部をさらに詳しく示したものであり、図5と同等な部分には同一の符号が付されている。図6において、映像増幅回路4に供給される合成映像信号の一段目増幅出力をなすトランジスタQ1のエミッタ出力信号が、抵抗を介してAGC検波回路51における検波トランジスタQ2のベースに供

給される。この検波トランジスタQ2のエミッタは一端 が接地される抵抗と一端が給電される抵抗との接続中点 に接地され、そのコレクタには一端の接地された抵抗R 1の他端と、ダイオードD1のカソードとが接続されて いる。ダイオードD1のアノードはフライバックトラン スTの一端に接続され、フライバックトランスTの他端 はコンデンサC1を介して接地されかつ抵抗R2を介し てIF・AGC増幅回路52Aの増幅トランジスタQ3 のベースに接続される。増幅トランジスタQ3のベース はまた、抵抗を介して電源と接続され、また制御信号に 応じたレベルの定電圧を発生する可変電圧回路521が 接続されている。可変電圧回路521の入力制御信号 は、先の図5におけるD/Aコンバータ54より供給さ れる。増幅トランジスタQ3のコレクタは、抵抗を介し て給電されるとともに、その出力電圧は中間周波増幅回 路2における例えば1段目及び2段目増幅トランジスタ Q4及びQ5のベースに印加される。増幅トランジスタ Q3のベース入力電圧はまた、先の図5におけるA/D コンバータ55に導出される。増幅トランジスタQ3の エミッタは、抵抗を介して接地されており、そのエミッ タ出力信号はRF・AGC増幅回路53の増幅トランジ スタQ6のベースに供給される。増幅トランジスタQ6 のエミッタは抵抗を介して接地され、コレクタは抵抗を 介して給電され、そのコレクタ出力信号がチューナ回路 10における高周波増幅トランジスタの制御端に供給さ

【0022】この図6における回路の基本的な動作を簡単に説明するに、この回路はキード型AGC回路と呼ばれており、検波トランジスタQ2のベースには映像増幅回路4におけるトランジスタQ1のエミッタから負極性の合成映像信号が加えられており、コレクタにはフライバックトランスTから正極性の水平パルスが加えられている。検波トランジスタQ2は、コレクタに加わる水平パルスが電源となり、水平パルスが加わったときのみ導通する。要するに、合成映像信号の水平同期信号の期間のみ導通し、コレクタ電流が図の点線の矢印の方向に流れ、コンデンサC1をアースに対してp点が負になるよう充電する。この負電圧は、検波トランジスタQ2のベース入力信号の大きさによって変化する。

40 【0023】検波トランジスタQ2のベースに加わる合成映像信号が大きい場合はコンデンサC1の充電量が増加するが、この充電量に応じた電圧は抵抗R2を通してIF・AGC増幅回路52Aにおける増幅トランジスタQ3のベースに印加されているため、増幅トランジスタQ3のベース電圧が下がり、増幅トランジスタQ3のコレクタ電流が減少してq点の電圧は上昇する。すると、映像中間周波増幅回路2における中間周波増幅トランジスタQ4及びQ5のコレクタ電流が増加して、当該回路の利得が下がる。また、q点の電圧が上昇すると同時に50 増幅トランジスタQ3のエミッタ電圧は下がり、RF・

AGC増幅回路53における増幅トランジスタQ4のコレクタ電流が減少してr点の電圧は上昇する。この電圧がRF・AGC信号となってチューナー回路1の高周波増幅回路10に供給され当該回路の利得が下がる。

【0024】一方、映像増幅回路4に供給される合成映像信号が小さくなった場合は、上述の動作の逆となり、中間周波増幅回路2及び高周波増幅回路10の利得を増加させる方向に働く。ここで、増幅トランジスタQ3のベース入力電圧VDETAは、先の従来例において説明した如きAGC検波信号を担うものであり、また、IF・AGC増幅トランジスタQ3及びその周辺回路により上記スレッショルドレベルVthが定められる。さらに可変電圧回路521は、かかるAGC検波信号の直流レベルを制御するものであり、D/Aコンバータ54からの制御信号VCNTAに応じた直流レベルをAGC検波信号に与えている。

【0025】次に、この図5及び図6の如き構成の受像機においてなされるAGC開始レベルの設定動作につき説明する。図7は、かかるAGC開始レベルの設定動作のためにCPU56が実行する処理手順の一例を示すフローチャートである。図7において、端子1tにRF信号発生器6の出力端を接続し全てのチャンネルに対して設定したいAGC開始レベル(例えば73dB μ)に相当する所定レベルのRF信号が供給された後、入力部58より当該設定すべきチャンネル番号とともに当ルーチンの実行指令が発せられると、CPU56は、先ずAGC検波信号VDETAの直流レベルを初期化すべく、可変電圧回路521へ供給すべき制御信号VCNTAの元となるデータVCNTD(制御信号データ)を最小レベルを示すデータVminに設定する(ステップS0)。

【0026】そして、チューナー回路1に対して先にRF信号発生器6に設定したチャンネルと同じチャンネルの選局制御を行う(ステップS1)。かかるステップにおいて、CPU56は、そのAGC開始レベルを設定すべきチャンネルを選局するための制御信号をインターフェイス回路59を介してチューナー回路1が選局動作を終了すると、受像機は、ある1つのチャンネルのAGC開始レベルのRF信号を受信し、また最小レベルデータVminに基づくAGC検波信号がAGC検波回路51より出力され、かくしてこれらに応じた音声信号及び映像信号を出力する状態となる。

【0027】次いでCPU56は、このときのAGC検 波信号VDETAのレベルをA/Dコンバータ55を介して データVDETDとして読み込む(ステップS2)。そして そのデータVDETDのレベルが上記スレッショルドレベル Vthに相当するデータVthDのレベルに等しいか否かを 判別する(ステップS3)。ステップS3において、CPU56は、データVDETDのレベルがデータVthDのレベルに等しくないと判別すると、AGC検波信号VDETA

の直流レベルを増加させるべく、可変電圧回路 521 へ 供給すべき制御信号データ V_{CNTD} を所定単位量 ΔV_{CNTD} だけ増加させ(ステップ S4)、ステップ S2 に移行する。

【0028】例えば、図8の如くAGC開始レベルE0 及びスレッショルドレベルVthの下、ステップS0にお いてデータVmin に初期化された可変電圧回路521の 入力制御信号データVCNTDに対応するAGC検波信号V DETAのレベルが電圧V1であるとすれば、以後、ステッ プS4を経る度にかかる制御信号データ V_{CNTD} が、V $CNTD + \Delta V_{CNTD}$, $V_{CNTD} + 2 \Delta V_{CNTD}$, $V_{CNTD} + 3 \Delta V$ CNTD, ……と Δ V CNTD ずつ増加し、これに対応してステ ップS2において読み込まれるAGC検波信号VDETAの レベルも V2 , V3 , V4 , ……と変化していくことと なる。この図からも明らかとなるように、ステップS 2, S3, S4のフローを繰り返すことによってAGC 検波信号VDETAのレベルはだんだんとスレッショルドレ ベルVthに近づいていき、最終的にはステップS3にお いてAGC検波信号 V_{DETA} のレベルがスレッショルドレ ベルデータVthと等しいと判別した場合にその繰り返し フローを脱するのである。

【0029】そしてそのときの制御信号データVCNTDをAGC開始レベル設定データとしてステップS1において選局したチャンネルとともにメモリ57に記憶する(ステップS5)。なお、図8におけるAGC検波信号VDETAは、図6の回路図に従い、レベルが負極性となっており、電圧Vの増加方向はAGC検波信号VDETAのレベルの減少方向に対応している。つまりAGC検波信号VDETAのレベルが大きくなると電圧が下がる。

「【0030】こうしてステップS1で選局した1のチャンネルにおけるAGC開始レベル設定データが記憶されるのである。上記ステップS0ないしS5のフローによるルーチンは、ユーザが設定しようとするチャンネル毎に呼び出され、呼び出された各チャンネルに対応したAGC開始レベル設定データがその設定チャンネルとともにメモリ57に記憶されることとなる。かかるルーチンを呼び出す際には、上述したように、端子1tにRF信号発生器6の出力端を接続した状態で設定したいAGC開始レベルに相当する所定レベルのRF信号を供給する必要がある。

【0031】必要な全てのチャンネルにおけるAGC開始レベルの設定が終了した後、RF信号発生器6の出力端に代えて、端子1tにセンター局からのケーブルを接続して当該受像機の実際の使用が可能となる。かかるAGC開始レベルの設定済み受像機においては、受像機が選局したチャンネルに対応するAGC開始レベル設定データがメモリ57から読み出される。そして、その読み出されたデータを制御信号データVCNTDとしてD/Aコンバータ54に転送し、D/Aコンバータ54に転送し、D/Aコンバータ54に配送して可変電圧回

路521へ供給する。可変電圧回路521は、供給されたこのAGC開始レベル設定データに対応する制御信号に応じてAGC検波信号の直流レベルを決定する。このように、選局チャンネル毎にAGC検波信号の直流レベルが調整されるので、選局チャンネルが変わってもAGC開始レベルを常に一定に保つことができ、上述の如き従来例において問題となったチャンネル間レベル偏差の影響は受けることがないのである。

【0032】一方、上記図5及び図6の如き構成の受像 機においては、次のようにAGC開始レベルの設定動作 を行うこともできる。図9は、かかるCPU56が実行 するAGC回路におけるAGC開始レベルの設定処理の 手順の他の例を示すフローチャートである。 図9におい て、端子1 tにRF信号発生器6の出力端を接続し全て のチャンネルに対して設定したいAGC開始レベル(例 えば73dBµ)に相当する所定レベルのRF信号が供 給された後、入力部58より当該設定すべきチャンネル 番号とともに当ルーチンの実行指令が発せられると、C PU56は、先ず、先の図7のフロー (ステップS0な いしS5) によるルーチンを1回だけ実行する (ステッ プS11)。このルーチンにおいては、設定すべきチャ ンネルとして例えば先頭(もしくは最小) チャンネル番 号がCPU56に指定される。図7において既に述べた ことからも明らかなように、かかるステップS11によ り、メモリ57には当該所定チャンネル (以下、決定チ ャンネルと呼ぶ)及びこのチャンネルにおけるAGC開 始レベル設定データが格納されることとなる。

【0033】次にCPU56は、ユーザーからの選局指 令が入力部58を介して発せられたか否かを判別する (ステップS12)。ステップS12において、CPU 56が選局指令が発せられていないと判別した場合はこ のステップにおいて待機状態となる。かかる待機状態の 間、ユーザーが、RF信号発生器6の出力端に代えて、 端子1tにセンター局からのケーブルを接続し、端子1 t に実際のRF信号を供給した後、上記決定チャンネル 以外の例えばその決定チャンネルよりも1つ大きいチャ ンネルの選局指令を入力部58を介して発すると、CP U56は、最初に、ステップS11においてメモリ57 に記憶した決定チャンネルを読み出し、読み出されたこ のチャンネルの選局制御を行う(ステップS13)。こ れには、CPU56が、決定チャンネルを選局するため の制御信号をインターフェイス回路59を介してチュー ナー回路1へ供給することによりなされる。チューナー 回路1が選局動作を終了すると、受像機は、決定チャン ネルにおける実際のRF信号を受信した状態となる。そ してCPU56は、ステップS11においてメモリ57 に記憶した決定チャンネルのAGC開始レベル設定デー タを読み出し、D/Aコンバータ54に転送する(ステー ップS14)。D/Aコンバータ54は、転送されたA GC開始レベル設定データVCNTDをアナログの制御信号

VCNTAに変換してこれをIF・AGC増幅回路52Aにおける可変電圧回路521に供給し、可変電圧回路52 1は決定チャンネルに対応したこの制御信号VCNTAに応じた直流レベルをAGC検波信号VDETAに与えることとなる。これにより受像機は、可変電圧回路521がAGC検波信号VDETAに与える直流レベルに基づく所定のAGC開始レベルにて決定チャンネルを選局した状態となる。

【0034】次いでCPU56は、この状態のときの増 幅トランジスタQ3のベース電位すなわちAGC検波信 号VDETAをA/Dコンバータ55を介してデータVDETD 0として読み込み、このデータを一旦その内部メモリも しくはメモリ57において空いている記憶領域に記憶す る(ステップS15)。その後CPU56は、インータ フェイス回路59及びチューナー回路1をしてAGC開 始レベルを設定すべきチャンネル(上記例に従えば決定 チャンネルよりも1つ大きいチャンネル)を選局せしめ る(ステップS16)。このとき受像機においては、可 変電圧回路521がAGC検波信号VDETAに上記決定チ ャンネル受信時の直流レベルを与えているので、既述し たようなチャンネル間レベル偏差によってAGC検波信 号VDETAのレベルは決定チャンネル受信時における理想 とするレベルよりもずれていることが予想される。CP U56は、そのときの増幅トランジスタQ3のベース電 位すなわちAGC検波信号VDETAをA/Dコンバータ5 5を介してデータVDETDとして読み込む(ステップS1 7)。そうしてこのステップS17で読み込んだAGC 検波信号と、先のステップS15において読み込んで記 憶しておいたAGC検波信号とをレベル比較し (ステッ 30 プS18)、両者が等しくないと判別した場合は、両者 が一致するよう可変電圧回路521へ供給すべき制御信 号VCNTAのレベルを変化させるべく当該制御信号データ $V_{ ext{CNTD}}$ を所定単位量だけ変化させ(ステップS19)、 再びステップS17に移行する。従って、両者が一致す るまでステップS19が繰り返される。

以後、ステップS19を経る度にかかる制御信号データ

 V_{CNTD} が、 V_{CNTD} 0 + ΔV_{CNTD} , V_{CNTD} 0 + 2 Δ V_{CNTD} , V_{CNTD} 0 + 3 ΔV_{CNTD} , と ΔV_{CNTD} ずつ増加し、これに対応してステップS 1 7 において読み込まれるAG C 検波信号のレベルも V_{CNTD} 1 , V_{CNTD} 2 , と変化していくこととなる。この図からも明らかとなるように、ステップS 1 7 , S 1 8 , S 1 9 のフローを繰り返すことによってAG C 検波信号のレベルはだんだんと決定チャンネル選局時におけるAG C 検波信号レベル V_{CNTD} 0 に近づいていき、最終的にはステップS 1 8 においてAG C 検波信号のレベル V_{CNTD} 0 に近づいていき、最終的にはステップS 1 8 においてAG C 検波信号レベル V_{CNTD} 0 と判別した場合にその繰り返しフローを脱するのである。

【0036】ステップS18において、両者が等しいと判別した場合(厳密には両者が等しいとみなした場合)はそのときの制御信号データVCNTDをAGC開始レベル設定データとして、ステップS16において選局したチャンネルとともにメモリ57に記憶する(ステップS20)。なお、図8と同様、図10において、AGC検波信号のレベルは負極性となっており、電圧Vの増加方向はAGC検波信号VDETAのレベルの減少方向に対応している。つまりAGC検波信号VDETAのレベルが大きくなるとその電圧が下がる。

【0037】こうしてステップS16で選局した1のチ ャンネルにおけるAGC開始レベル設定データが記憶さ れるのである。上記ステップS13ないしS20のフロ ーのAGC開始レベル設定処理は、ステップS12にお いてユーザが設定しようとするチャンネル毎に実行さ れ、実行された各チャンネルに対応したAGC開始レベ ル設定データがその設定チャンネルとともにメモリ57 に記憶されることとなる。かかるルーチンを呼び出す際 には、先の実施例のように、端子1tに設定したいAG C開始レベルに相当する所定レベルのRF信号を供給す る必要がない。本実施例によれば、チャンネル毎にAG C開始レベルを設定するのに、端子1 tに設定したいA GC開始レベルに相当する所定レベルのRF信号を供給 する必要があるのは、ステップS11においてなされる 1 つのチャンネルについてだけで、他のチャンネルにお いては実際の入力RF信号に基づいて設定することがで きる。従って、先の実施例に比べRF信号発生器6の操 作を必要としない分簡単な制御にてAGC開始レベルの 設定処理をなすことができる。また、本実施例において は、AGC検波信号レベルをあるレベル(スレッショル ドレベルもしくは決定チャンネル選局時のAGC検波信 号レベル) に設定するのに、先の実施例の如く制御信号 データV_{CNTD}を所定の最小レベル(Vmin) から増加さ せるのではなく、決定チャンネル選局時における制御信 号データ V_{CNTD} 0 から変化させるようにしているので、 より迅速にAGC開始レベル設定データを導出すること ができる。さらに、本実施例においては、決定チャンネ ルを1つに決めていたが、これに限らず、決定チャンネ

ルを、AGC開始レベルを設定した直前のチャンネルに順繰りに替えていくようにしても良い。これによれば、本実施例にもまして迅速なAGC開始レベルの設定をすることができる。

【0038】必要な全てのチャンネルにおけるAGC開 始レベルの設定が終了した後は、受像機が選局したチャ ンネルに対応するAGC開始レベル設定データがメモリ 57から読み出される。そして、その読み出されたデー タを制御信号データVCNTDとしてD/Aコンバータ54 に転送し、D/Aコンバータ54がこのデータをアナロ グの制御信号V_{CNTA}に変換して可変電圧回路521へ供 給する。可変電圧回路521は、供給されたこのAGC 開始レベル設定データに対応する制御信号に応じてAG C検波信号の直流レベルを決定する。このように、先の 実施例と同様本実施例においても、選局チャンネル毎に AGC検波信号の直流レベルが調整されるので、選局チ ャンネルが変わってもAGC開始レベルを常に一定に保 つことができ、上述の如き従来例において問題となった チャンネル間レベル偏差の影響は受けることがないので ある。

【0039】なお、上記各実施例においては、IF・A GC増幅回路52Aにおいて供給されたAGC検波信号 VDETAの直流レベルを、増幅トランジスタQ3のベース と接地点との間に介在する可変電圧回路521によって 調整することによって、中間周波増幅回路2へのIF・ AGC信号及びチューナー回路1へのRF・AGC信号 の双方のAGC開始レベルを設定する構成としたが、本 発明はこれに限定されない。その他の実施例としては図 11に示されるRF・AGC増幅回路53Aの如く、増 幅トランジスタQ6のベースに一端が給電された抵抗の 他端と上記可変電圧回路521と同様の可変電圧回路5 31の出力端とが接続された構成が挙げられる。図11 においては図6と同等の部分に同一の符号が付されてい る。かかる図11の構成においては、チューナー回路1 へのRF・AGC信号についてのみチャンネル毎にAG C開始レベルを設定する構成としており、IF・AGC 増幅回路52における増幅トランジスタQ3のエミッタ から出力されるAGC検波レベルに応じた信号の直流レ ベルを、可変電圧回路531によって調整することによ り達成される。この可変電圧回路531を用いたAGC 開始レベル設定のための制御についても、増幅トランジ スタQ6のベース入力電圧をAGC検波信号VDETAとし てA/Dコンバータ55に導出するとともに、可変電圧 回路531の出力電圧を変えるための制御信号VCNTAを D/Aコンバータ54より供給する構成として上記図6 の場合と同様に実行される。

【0040】このようにRF・AGC信号のAGC開始 レベルのみをチャンネル毎に設定する構成においても、 相当の効果を期待することができる。また同様に、IF ・AGC信号のAGC開始レベルのみをチャンネル毎に 設定する構成においても、相当の効果を期待することができる。さらに、上記各実施例においては、ユーザーが必要とするチャンネルのみAGC開始レベルを設定したが、当システムにおいて存在する全てのチャンネルにつきAGC開始レベルを設定するのにその全てのチャンネルにつき図7または図9のフローを行わず、最小チャンネルから最大チャンネルまでの間において数チャンネル飛びの幾つかのチャンネルのみ図7もしくは図9のフローに従ったAGC開始レベルの設定を行い、それ以外のチャンネルについてはその設定した前後どちらかのチャンネルと同じAGC開始レベル設定データを記憶することで済ますこともできる。

[0041]

【発明の効果】以上詳述したように、本発明のAGC回 路によれば、本発明によるAGC回路は、供給される高 周波信号の入力レベルを示す受信レベル信号に基づいて チューナー及び/または中間周波増幅回路の利得を変化 せしめる利得制御手段によって、所定入力レベルの高周 波信号が入力された場合における受信レベル信号のレベ ルをチャンネル毎に所定直流レベルに設定する。また、 本発明によるAGC回路は、供給される高周波信号の入 カレベルを示す受信レベル信号に基づいてチューナー及 び/または中間周波増幅回路の利得を変化せしめる利得 制御手段によって、所定入力レベルの前記高周波信号が 入力された場合における受信レベル信号のレベルと所定 直流レベルとの差に応じた制御データを1の所定チャン ネルにつき記憶しておき、指定チャンネルとともに発せ られた選局指令に応答してその記憶しておいた所定チャ ンネル及び制御データを読み出しチューナーにおいてこ の読み出した所定チャンネルを選局しかつその読み出し た制御データに応じて受信レベル信号の直流レベルを変 化させこのときの受信レベル信号のレベルを保持した後 チューナーにおいて指定チャンネルを選局しこのときの 受信レベル信号のレベルを所定チャンネルの選局時にお いて保持した受信レベル信号のレベルと一致させるべく 受信レベル信号の直流レベルを変化させる。このように 本発明においては、チャンネル毎に所定入力レベルすな わちAGC開始レベルを設定することができるので、受 信機内におけるトランジスタ等の素子の特性や段間結合 等によって生じるチャンネル間レベル偏差に拘らず、常 に一定なAGC開始レベルを維持することができる。そ して本発明は、多チャンネル信号を受信するCATVシ ステム等の受像機に極めて好適となる。

【図面の簡単な説明】

【図1】従来のAGC回路の一般的構成を示すための受像機のブロック図。

【図2】図1の受像機におけるAGC回路の作用動作を 説明するためのAGC及び利得特性図。

【図3】図1の受像機におけるAGC回路のAGC開始 レベル設定動作を説明するためのRF・AGC及びAG C検波信号レベル特性図。

【図4】図1の受像機におけるAGC回路の作用動作の 欠点を説明するためのRF・AGC及び利得特性図。

【図5】本発明による一実施例のAGC回路の構成を示すための受像機のブロック図。

【図6】図5の受像機における主要部を具体的に示す回 路図。

【図7】図5及び図6におけるAGC回路のAGC開始レベル設定処理の手順の一例を説明するためのフローチャート。

【図8】図5及び図6におけるAGC回路のAGC開始 レベル設定処理の手順の一例を図7のフローチャートと ともに説明するためのAGC検波信号レベル特性図。


【図9】図5及び図6におけるAGC回路のAGC開始レベル設定処理の手順の他の例を説明するためのフローチャート。

【図10】図5及び図6におけるAGC回路のAGC開始レベル設定処理の手順の他の例を図9のフローチャートとともに説明するためのAGC検波信号レベル特性図。

【図11】本発明によるその他の実施例を示す回路図。 【主要部分の符号の説明】


- 1 チューナー回路
- 10 髙周波増幅回路
- 11 局部発振回路
- 30 12 混合回路
 - 2 中間周波増幅回路
 - 3 映像検波回路
 - 4 映像增幅回路
 - 5A AGC回路
 - 51 AGC検波回路
 - 52A IF・AGC増幅回路
 - 521 可変電圧回路
 - 53, 53A RF·AGC增幅回路
 - 531 可変電圧回路
- 40 54 D/Aコンバータ
 - 55 A/Dコンバータ
 - 56 CPU
 - 57 メモリ
 - 58 入力部
 - 59 インターフェイス回路

【図1】




(11)


【図2】














【図8】




【図5】






【図7】







【図10】

